7 月 4 日消息，根據(jù)工商時報報道，臺積電提出了更完善的背面供電網(wǎng)絡（BSPDN）解決方案，所采用方式最直接、高效，但代價是生產復雜且昂貴。

為什么要背面供電網(wǎng)絡？

由于晶體管越來越小，密度越來越高，堆疊層數(shù)也越來越多，因此想要為晶體管供電和傳輸數(shù)據(jù)信號，需要穿過 10-20 層堆棧，大大提高了線路設計的復雜程度。

背面供電技術（BSPDN）將原先和晶體管一同排布的供電網(wǎng)絡直接轉移到晶體管的背面重新排布，也是晶體管三維結構上的一種創(chuàng)新。

該技術可以在增加單位面積內晶體管密度的同時，避免晶體管和電源網(wǎng)絡之間的信號干擾，減輕線路后端的布線擁塞并提供電源性能優(yōu)勢，增強芯片的可靠性。

技術難點

背面供電的難點在于需要打磨晶圓（wafer）背面，讓其薄到將近可以接觸電晶體，但同時，這樣會使晶圓剛性大打折扣，因此必須在晶圓正面鍵合一片載體晶圓（carrier wafer），來承載背面制造過程。

另外在 nTSV（納米硅穿孔）工藝中，為要確保納米級孔中銅金屬涂布均勻，也需要更多設備協(xié)助檢測。

臺積電的更為直接、高效

新悅網(wǎng)絡查詢公開資料，全球背面供電網(wǎng)絡技術目前有 3 種解決方案：

• 英特爾的 PowerVia

• 比利時微電子研究中心（imec）的 Buried Power Rail

• 臺積電的 Super PowerRail

晶體管由四個主要組件組成，包括源極、汲極、通道和閘極。源極是電流流入晶體管的入口，而汲極是出口；通道和柵極依序負責協(xié)調電子的運動。

臺積電的 A16 節(jié)點制程技術中的電力傳輸線直接連接到源極和汲極，因此要比英特爾的背面供電技術更加復雜。臺積電表示，其決定采用更復雜的設計原因是有助于提高客戶芯片的效能。

臺積電表示在相同工作電壓（Vdd）下，使用 Super PowerRail 的 A16 節(jié)點運算速度要比 N2P 快 8~10%；相同運算速度下，功耗降低 15%~20%，芯片密度提升高達 1.10 倍。

臺積電所采用方式最直接、有效，但代價是生產復雜且昂貴。為反映價值，臺積電在價格方面也進行調整，據(jù)悉先進制程部分已成功漲價，并在明年 1 月開始漲價，特別針對 3nm / 5nm AI 產品線，調整 5%～10%。